Contribuciones del usuario Julian.caba
Resultados para Julian.caba discusión registro de bloqueos subidas registros registro de bloqueo global cuentas globales
Un usuario con 406 ediciones. Cuenta creada el 11 sep 2009.
1 nov 2011
- 16:0116:01 1 nov 2011 difs. hist. +329 Programación en Verilog →Índice de contenidos
- 15:5415:54 1 nov 2011 difs. hist. +2294 N Programación en Verilog/Ejemplos Página creada con «{{Navegador|libro=Programación en Verilog |actual=Ejemplos |anterior=Testbench |siguiente= }} __TOC__ A continuación se muestra una serie de ejemplos diseñados en ''V...»
- 14:5914:59 1 nov 2011 difs. hist. +3 Programación en Verilog/Bibliografía Sin resumen de edición última
- 14:5914:59 1 nov 2011 difs. hist. +324 N Programación en Verilog/Bibliografía Página creada con «==Artículos y notas de aplicación== ==Recursos en internet== *[http://ghdl.free.fr/ GHDL] *[http://www.ieee.org/ IEEE] *[http://www.opencores.org Open Cores] ==Libros y...»
- 14:5014:50 1 nov 2011 difs. hist. +1 Programación en Verilog/Testbench →Estructura
- 14:5014:50 1 nov 2011 difs. hist. +23 Programación en Verilog/Testbench →Generación de estímulos
- 14:0514:05 1 nov 2011 difs. hist. +3039 N Programación en Verilog/Testbench Página creada con «{{Navegador|libro=Programación en Verilog |actual=Testbench |anterior=Directivas para el compilador |siguiente=Ejemplos }} __TOC__ La finalidad de un ''testbench'' no ...»
- 13:2113:21 1 nov 2011 difs. hist. +2092 N Programación en Verilog/Directivas para el compilador Página creada con «{{Navegador|libro=Programación en Verilog |actual=Directivas para el compilador |anterior=Máquinas de estado |siguiente=Testbench }} __TOC__ ''Verilog'' ofrece un con...» última
- 02:5802:58 1 nov 2011 difs. hist. +82 Programación en Verilog →Índice de contenidos
- 02:5302:53 1 nov 2011 difs. hist. +2005 N Programación en Verilog/Máquinas de estado Página creada con «{{Navegador|libro=Programación en Verilog |actual=Máquinas de estado |anterior=Sintetizabilidad |siguiente=Directivas para el compilador }} Uno de los aspectos más des...» última
- 02:2002:20 1 nov 2011 difs. hist. +1380 N Programación en Verilog/Sintetizabilidad Página creada con «{{Navegador|libro=Programación en Verilog |actual=Sintetizabilidad |anterior=Funciones y Tareas |siguiente=Máquinas de estado }} Disponer de un diseño en ''Verilog'' q...»
31 oct 2011
- 18:5618:56 31 oct 2011 difs. hist. 0 Programación en Verilog →Índice de contenidos
- 18:5318:53 31 oct 2011 difs. hist. +1 Programación en Verilog/Funciones y Tareas →Funciones del sistema
- 18:5218:52 31 oct 2011 difs. hist. +3333 Programación en Verilog/Funciones y Tareas →Tarea
- 14:3014:30 31 oct 2011 difs. hist. +2817 N Programación en Verilog/Funciones y Tareas Página creada con «{{Navegador|libro=Programación en Verilog |actual=Funciones y Tareas |anterior=Jerarquía |siguiente=Sintetizabilidad }} __TOC__ ==Funciones== Una función es similar ...»
- 13:3713:37 31 oct 2011 difs. hist. +2 Programación en Verilog/Módulos Sin resumen de edición
- 13:3613:36 31 oct 2011 difs. hist. +563 Programación en Verilog/Módulos →Estructuras de control
- 13:0713:07 31 oct 2011 difs. hist. +1588 Programación en Verilog/Jerarquía Sin resumen de edición
- 12:1912:19 31 oct 2011 difs. hist. +273 N Programación en Verilog/Jerarquía Página creada con «{{Navegador|libro=Programación en Verilog |actual=Jerarquía |anterior=Módulos |siguiente=Funciones y Tareas }} {{Navegador|libro=Programación en Verilog |actual=Jer...»
- 02:1302:13 31 oct 2011 difs. hist. +262 Programación en Verilog →Índice de contenidos
- 02:0502:05 31 oct 2011 difs. hist. +206 Programación en Verilog →Índice de contenidos
29 oct 2011
- 15:3515:35 29 oct 2011 difs. hist. +28 Programación en Verilog/Introducción →Niveles de abstracción
- 15:3415:34 29 oct 2011 difs. hist. +1 Programación en Verilog/Elementos básicos del lenguaje →Precedencia de operadores=
- 15:3315:33 29 oct 2011 difs. hist. +1510 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 15:0615:06 29 oct 2011 difs. hist. −6 Programación en Verilog/Módulos →if ... else ...
- 15:0515:05 29 oct 2011 difs. hist. +45 Programación en Verilog/Módulos →if ... else ...
- 15:0215:02 29 oct 2011 difs. hist. +7 Programación en Verilog/Módulos →Estructura
- 15:0115:01 29 oct 2011 difs. hist. 0 Programación en Verilog/Módulos →Estructura
- 14:5914:59 29 oct 2011 difs. hist. +2802 Programación en Verilog/Módulos →Procesos
- 13:1813:18 29 oct 2011 difs. hist. +480 Programación en Verilog/Módulos Sin resumen de edición
- 12:4412:44 29 oct 2011 difs. hist. +3 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 12:4312:43 29 oct 2011 difs. hist. +2158 N Programación en Verilog/Módulos Página creada con «{{Navegador|libro=Programación en Verilog |actual=Módulos |anterior=Elementos básicos del lenguaje |siguiente=Funciones y Tareas }} __TOC__ ==Características== Las...»
- 12:4312:43 29 oct 2011 difs. hist. −20 Programación en Verilog →Índice de contenidos
- 12:4012:40 29 oct 2011 difs. hist. −20 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 12:3612:36 29 oct 2011 difs. hist. −19 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 10:5610:56 29 oct 2011 difs. hist. +36 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
26 oct 2011
- 21:2021:20 26 oct 2011 difs. hist. 0 Programación en Verilog →Índice de contenidos
- 21:1721:17 26 oct 2011 difs. hist. +78 Programación en Verilog/Elementos básicos del lenguaje →Números
- 21:1621:16 26 oct 2011 difs. hist. +196 Programación en Verilog/Elementos básicos del lenguaje →Números
- 21:0921:09 26 oct 2011 difs. hist. +49 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 21:0721:07 26 oct 2011 difs. hist. +1037 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 20:4120:41 26 oct 2011 difs. hist. −86 Programación en Verilog/Elementos básicos del lenguaje Sin resumen de edición
- 20:4020:40 26 oct 2011 difs. hist. +2510 N Programación en Verilog/Elementos básicos del lenguaje Página creada con «{{Navegador|libro=Programación en VHDL |actual=Elementos básicos del lenguaje |anterior=Introducción |siguiente= }} __TOC__ Antes de comenzar es preciso conocer algun...»
- 20:0120:01 26 oct 2011 difs. hist. +61 Programación en Verilog/Introducción Sin resumen de edición
- 19:5819:58 26 oct 2011 difs. hist. +125 Programación en Verilog Sin resumen de edición
- 18:5818:58 26 oct 2011 difs. hist. +1474 N Programación en Verilog/Introducción Página creada con «{{Navegador|libro=Programación en Verilog |actual=Introducción |anterior= |siguiente= }} ''Verilog'' es un lenguaje de descripción hardware (HDL: Hardware Description ...»
20 oct 2011
- 18:0218:02 20 oct 2011 difs. hist. +10 Verilog Página redirigida a Programación en Verilog última
- 18:0118:01 20 oct 2011 difs. hist. +28 Verilog Sin resumen de edición
- 17:5917:59 20 oct 2011 difs. hist. +371 N Programación en Verilog Página creada con «{{Portada libro}} {{En desarrollo}} == Índice de contenidos == #Introducción {{Desarrollo|00%|~~~~~}} Bibliografía {{GFDL}} [...»
- 17:5717:57 20 oct 2011 difs. hist. −365 Verilog Página blanqueada