Contribuciones del usuario 147.96.27.151
Para 147.96.27.151 discusión registro de bloqueos registros
30 oct 2007
- 13:1613:16 30 oct 2007 difs. hist. +678 N Programación en VHDL/Ejemplos/Sumador Página nueva: -- ***** modelo del inversor ***** -- puertos externos ENTITY inversor; PORT (a: IN BIT; z: OUT BIT); END inversor; -- comportamiento interno ARCHITECTURE comportamiento OF inversor I...