Diferencia entre revisiones de «Programación en Verilog/Sintetizabilidad»
Contenido eliminado Contenido añadido
Página creada con «{{Navegador|libro=Programación en Verilog |actual=Sintetizabilidad |anterior=Funciones y Tareas |siguiente=Máquinas de estado }} Disponer de un diseño en ''Verilog'' q...» |
Cambiado "Din embargo" por "Sin embargo" |
||
Línea 5:
}}
Disponer de un diseño en ''Verilog'' que simule correctamente es relativamente fácil.
* No emplear retardos, dado que ello conduciría a diseños no portables. Por norma general, los sintatizadores suelen ignorar estos retrasos.
|