Diferencia entre revisiones de «Programación en VHDL/Entidad»
Contenido eliminado Contenido añadido
Corrección sintaxis "port map" y "generic map" |
|||
Línea 64:
mux_1 : ENTITY work.mux
GENERIC MAP(
C_AWIDTH => C_AWIDTH
C_DWIDTH => C_DWIDTH
)
PORT MAP(
control => control
entrada1 => entrada1
entrada2 => entrada2
salida => salida
);
</source>
| |||